
论文中的vortex-gpgpu的架构


异构系统数据流动架构图：

```
[Host CPU 操作系统]
        |
    (1) | 准备数据：把 Kernel 代码和输入数组放在【Host 共享内存 (Host DRAM)】
        |
    (2) | MMIO 发令：告诉调度员“数据准备好了，在 Host 内存 0x8000”
        ▼
[① Device Controller (调度员)]
        |
    (3) | 派单给搬运工
        ▼
[② DMA Controller (搬运工)] ──(4) 经 PCIe 高速搬运──> [③ Onboard DRAM (板载仓库)]
                                                              ▲
    (5) 调度员拉下复位，通知 GPU 开工                          |
        ▼                                                     |
[ Vortex GPGPU 计算核心 ] ──(6) 高速运算、并行存取显存─────────┘
        |
    (7) | 运算结束，通知调度员
        ▼
[① Device Controller (调度员)]
        |
    (8) | 派单给搬运工：把结果从仓库搬回 Host
        ▼
[② DMA Controller (搬运工)] ──(9) 经 PCIe 高速写回──> [Host 共享内存 (Host DRAM)]
        |
   (10) | 搬运完成，标记状态位
        ▼
[Host CPU 读到完成标志，直接在自己的 Host 内存中消费计算结果]
```

异构硬件架构图：



AFU的底层架构：


HOST
CPU
PCIe
MMIO
Device
Controller
控制信号
Processor
control
HOST
DRAM
PCIe
DMA
Controller
指令及数据
Onboard
Dram